ＧＲＡＰＥ-ＤＲと次世代スパコン

　始めに、次世代スパコンの概念設計決定のニュースに関連したコメントを一つ。
文科省の京速計算機（次世代スパコン）の性能目標は
ｉ）Linpackで１０ペタFLOPSを達成する(平成２３年(2011年）６月のスーパーコンピュータサイトTOP500ランキング第1位を奪取）
ｉｉ）ＨＰＣ CHALLENGE　全28項目中、過半数以上の項目で最高性能を達成する。（注：その後、主要4項目に変更）
である。（下記文書の4ページ目参照）
http://www8.cao.go.jp/cstp/project/super/haihu01/siryo2-1.pdf
http://www8.cao.go.jp/cstp/project/super/haihu01/haihu-s01.html
１１５４億円もの税金の支出を認めた”２０１０年稼動”のレベルとは、”２０１１年６月にＴｏｐ５００第１位奪取”を確実にするレベルであることを再確認しておきたい。

《ＧＲＡＰＥ-ＤＲ》

＜”GRAPE-DR”は”GRAPEやMD-GRAPE”とは異なるコンセプトの演算器＞

　ＧＲＡＰＥ　及び　ＭＤ-ＧＲＡＰＥ　は固定特定演算の加速装置で、Non-Ｐｒｏｇｒａｍａｂｌｅ、つまりアルゴリズム固定の演算器である。イメージ的にはハードウエアによる平方根演算器のようなものと考えればよい。ＧＲＡＰＥは天文学での重力多体問題専用演算器で東大が開発し、ＭＤ-ＧＲＡＰＥはＧＲＡＰＥをもとに分子動力学計算専用演算器として理研において開発がなされたものである。
　一方、ＧＲＡＰＥ-ＤＲは、発表文書から解釈すれば、Ｐｒｏｇｒａｍａｂleな演算加速器ということである。開発は科学技術振興調整費によるもので、２００４年から２００８年の５年間で総額１５億円（年間３億円）である。プロジェクトの進捗は２００６年１１月にチップ作成が完了し記者発表を行っており、同１２月に中間評価を受けている。機能的には、１チップ512ＰＥ、500ＭＨＺ駆動で、単精度で1チップ512ＧＦの演算性能と発表されている。倍精度での性能記述は見られないが256ＧＦ程度ではないかと想像される。
http://www.u-tokyo.ac.jp/public/public01_181106_01_j.html

＜消えた特定処理部＞

GRAPEと次世代スパコンの関係は、次世代スパコンに関する2004年9月の”情報科学技術委員会 計算科学技術推進ワーキンググループ（第２回）”でのヒアリングにおいて理研が行った提案で既に特定処理部（専用機）が含まれていた。理研のＭＤ-ＧＲＡＰＥが想定されており、このＭＤ?ＧＲＡＰＥで分子動力学計算分野において10ＰＦを達成する計画であったことがわかる。
http://www.mext.go.jp/b_menu/shingi/gijyutu/gijyutu2/shiryo/007/05042701/002-5.pdf
同年11月にも理研のＭＤ-ＧＲＡＰＥ開発担当者が”将来のスーパーコンピューティング環境について”の説明を行い、10ＰＦの必要性が強調されていた。
http://www.mext.go.jp/b_menu/shingi/gijyutu/gijyutu2/shiryo/007/05022801/001.pdf

そして2005年6月の第９回の会議で文科省が提出した”国家基幹技術としての世界最高性能のスーパーコンピュータの開発(案）”には”、ＭＤ-ＧＲＡＰＥなのか、ＧＲＡＰＥ-ＤＲなのか定かでないが、”ＧＲＡＰＥ-8”として登場しているのである。
http://www.mext.go.jp/b_menu/shingi/gijyutu/gijyutu2/shiryo/007/05081501/s4_1.pdf
この経緯の一端は以下の参考資料（a）の27-28ページに記述されており、”ＧＲＡPＥ-8”は東大が文科省に売り込んだＧＲＡＰＥ-ＤＲまたはその後継と考えてよいのではないかと判断される。
2005年10月の総合科学技術会議 評価専門調査会. 「最先端・高性能汎用コンピュータの開発利用」. 評価検討会（第2回）.
（a）http://www8.cao.go.jp/cstp/project/super/sgiji2.pdf
（b）http://www8.cao.go.jp/cstp/project/super/haihu02/siryo3-sanko.pdf
（c）http://www8.cao.go.jp/cstp/project/super/haihu02/siryo3-1.pdf
　ここで注目すべきは参考資料（ｂ）で、東大側がＧＲＡＰＥ-ＤＲを「専用機の性能を持つ”汎用超並列計算機”へ」と汎用機として売り込んでいた点である。資料の内部を見るとＦＦＴは計算対象外とされているが、問題は”汎用機”と題に明記してあることである。
　かくして、理研が”計算科学技術推進ワーキンググループ”に特定処理部として提案していたＭＤ-ＧＲＡＰＥは、正規の検討を経ずして、東大が売り込んだ”汎用機”としてのＧＲＡＰＥ-8/ＧＲＡＰＥ-ＤＲに置きかえられ、特定処理部として文科省が次世代スパコン原案に組み込んだものと判断される。
　ところが、2007年4月の理研の概念設計では、何の理由説明もなく、特定処理部は削除されてしまっているのである。削除の最もありそうな理由は、
（１）ＨＰＣＣベンチマークの主要4項目、G-HPL（Linpack）、G-FFTE（高速フーリエ変換）、G-Random（メモリのランダムアクセス）、STREAM（データのコピー）において、Ｌｉｎｐａｃｋ以外では使用に堪えうる性能は出そうになく、役に立たないと考えられること。つまり”汎用”というのは”嘘”であったということ。
（2）Ｌｉｎｐａｃｋに関しても、開発側の主張する理論性能や実行性能達成はとても無理といった見解が多いこと。
（3）ＧＲＡＰＥ-ＤＲは科学技術振興調整費15億円を得て行われており、2008年までには結果がでるのであるから、無理に取り込まずとも、結果を見てから考えればよいと判断されること。
などであろう。

　上記推測理由からして特定処理部の削除そのものには大きな問題ない。しかし性能目標に関しては大きな問題が残る。特定処理部が達成するはずの10PFを、2010年までにベクタ部か、あるいは、スカラー部が達成せねばならなず、ＴＯＰ５００で1位にならねばならないからである。殆ど不可能といってよいと思う。では、2006年3月の綜合科学技術会議での回答に示されたベクタ部0.5ＰＦ、スカラー部1ＰＦに性能を後退させて、1154億円もの税金を支出する意味があるのかというと、意味はない。　以前に述べたとおり、（http://rblog-tech.japan.cnet.com/petaflops/2007/08/blue_genel_4f40.html）　ＢＧ/Ｐは１ＰＦで＄90Ｍ程度、ＤＡＲＰＡの３ＰＦプロジェクトはそれぞれ$250Ｍである。最近の、ＮＳＦ?ＮＣＳＡの１ＰＦ機（Ｂｌｕｅ Water：http://www.itwire.com/content/view/13973/53/)は$208Ｍである。次世代スパコンがベクタとスカラの２機構成であるとしても1154億円は国際価格の2倍以上で高すぎる。何も高い税金を払って無駄な開発などする必要はなく、2009年頃になれば売り出されているであろうはずの市販品を安く購入すれば2010年に１PFなど十分間に合うと思えるからである。

　
＜ＧＲＡＰＥ-ＤＲの問題点＞

専用機の性能を持つ汎用超並列計算機へ
http://www8.cao.go.jp/cstp/project/super/haihu02/siryo3-sanko.pdf
東大、1チップで512G FLOPSを達成する512コアプロセッサ
http://pc.watch.impress.co.jp/docs/2006/1106/tokyou.htm

　GＲＡＰＥ-ＤＲはいわゆるメニーコアの一種と考えられるが、ＩｎｔｅｌのＰｏｌａｒｉｓ（80コア）、ＴＩＬＥＲＡのＴＩＬＥ64などと比べてみると、その”貧弱さ”が良くわかる。
http://www.tilera.com/products/processors.php
　ＧＲＡＰＥ-ＤＲチップの構成は、512の単精度浮動小数点演算器コア（ＰＥ）と若干のメモリで構成され、32コアと共有メモリをブロックとして、16のブロックで構成されている。コアにはプログラムを処理するプログラム制御機構は存在せず、外部から信号で演算を指定するらしい。ＳＩＭＤと記述されているので、ブロック単位で命令を指定し、各演算器は同一命令を各自のレジスタに対して行うものと思える。
（１）”1チップ512コアプロセッサ”は誇大表示
　ＧＲＡＰＥ?ＤＲのチップにはプログラムの制御機構が存在せず、外部のＦＰＧＡを通してプログラム制御を行うのであるから、1チップではなく、2チップで512の演算器を制御するということになり、”1チップ512コア”というのは誇大表示である。さらにＧＲＡＰＥ-ＤＲはＰＣのＩ/Ｏスロットに装着するアクセラレータであるので、当然ＰＣも必要であることは論を待たない。
　これに対し、Ｐｏｌａｒｉｓにしろ、Ｔｉｌｅ64にしろ、これらのコアはプログラム制御と演算器＋キャッシュを有する完結した汎用ＣＰＵで、これを1チップに80個とか64個組み込んだ自己完結型チップである。
（２）ブロック内共有メモリ方式での、性能維持は？
　1ブロック32演算器ごとに1つの共有メモリということであるが、この32の演算器間での共有メモリのコンテンション制御のメカニズムが不明である。演算命令が32演算器に対するＳＩＭＤ命令であるとすると、そのＳＩＭＤ命令は全ての演算器の命令完了を待たないと、次の演算には移れないことになり、最悪の場合、1命令で32メモリサイクル待たなければならない可能性がある。共有メモリ制御がどーなっているか不明なので詳しい議論は出来ないが、パフォーマンス低下の可能性が高い構造である。
　これに対し、ＰｏｌａｒｉｓやＴｉｌｅ64はそれぞれのコアがＩ?ｃａｃｈｅ，Ｄ?ｃａｃｈｅを持って独立して作動し、演算とＬＯＡＤ／ＳＴＯＲＥを分離できるので問題はない。しかもＣＰＵコア間やコアーメモリ間はＰｏｉｎｔ-ｔｏ-Ｐｏｉｎｔ方式のチップ内高速ネットワークで結ばれており、Ｔｉｌｅ６４は初期設定の仕方によっては、共通レジスタによるコア間の直接コミュニケーションも可能となっている。
（３）ＨＰＣＣ主要3ベンチマークは壊滅的。
　ＧＲＡＰＥ-ＤＲは演算アクセラレータなので、G-Random（メモリのランダムアクセス）、STREAM（データのコピー）などのデータ・ハンドリングでは全く意味がないし、また、演算アクセラレータのリスタートが多いアルゴリズム、たとえばＦＦＴなど、ではセッタアップ・オーバーヘッドが大きく、効果がない。
　ＬＩＮＰＡＣＫの場合は、共有メモリ制御、セッタアップ・オーバーヘッドの問題に加えて、512個の演算器に対するデータのバンド・ウィズに起因するストールの問題もあり、筆者は、そもそもＧＲＡＰＥ-ＤＲの理論性能はかなり低いところにあると考えている。
　
　以上の指摘は、あくまで、発表文書等のラフな記述に基ずく第三者の危惧である。ＤＲＡＰＥ-ＤＲのチップは完成発表から既に1年近くになるので、既に、多くの実測データがあるはずである。とりあえずは、ＧＲＡＰＥ-ＤＲ開発参加者からのＬＩＮＰＡＣＫ実行データの提示を含む反論を期待し、筆者の判断が杞憂で、目標どおりの性能が示せていることを期待したい。

　さて、GRAPE-DRは2チップで512単精度演算器であるから、実質1チップ256単精度CPUコアということになり、既に指摘した貧弱なるアーキテクチャによる性能低下、汎用性のなさを考慮すると、コンピュータ技術としてはTILE64、Poｌarisなどの正統派メニーコア方式の方が遥かに本質的であり、安心安全有用である。これらが必要に応じて倍精度、Double Hammerなどに改善されれば、HPC用チップとして遥かに期待できる。
　わが国においても、10PF超を目指すのであれば、正統的メニーコア、及び、チップ・スタッキング技術などの基礎技術の研究開発に力を注がないと、米国との技術力の差は広がるばかりであろう。文科省はスーパーコンピュータの国家戦略とは何かを、根本的に考え直すべきであろう。

＜付け足し：　ＧＲＡＰＥ-ＤＲに対する海外の反応＞
ＧＲＡＰＥ-ＤＲの2006年11月の東大での発表やＳＣ06での発表に対する海外の反応は英国のchannel　registeｒの短信、
Japanese boffins show off 512-core chip　http://www.channelregister.co.uk/2006/11/06/japan_512-core_co-pro/
くらいであろう。
　12月12日に台湾のチップメーカーによる発表　http://www.alchip.com/news_press_06.htm
を受けars ｔｅｃｈｎｉｃａが若干長めの記事”GRAPE-DR cluster to host a 512-core chip”を報じている。
http://arstechnica.com/news.ars/post/20061212-8408.html
この記事では天文学での計算におけるGRAPEの意義を解説し、GRAPE-DRをGRAPEの後継機と紹介している。
　12月15日にＨＰＣwireも”Alchip Unveils First Silicon of 512-Core Chip”　http://www.hpcwire.com/hpc/1154212.html
として報じている。これはＡｌｃｈｉｐ中心の内容であるが、やはりＧＲＡＰＥ-ＤＲはＧＲＡＰＥの後継機と報道されている。
　要するに海外では、GRAPE-DRに関する報道数は少なく、また位置付けとしても天文学という特殊分野での特殊計算用のアクセラレータの後継機と認識されているに過ぎないということは頭の隅に入れておいて良いかもしれない。

　なお、筆者の誤解、思い違い、転記ミス、計算違い、あるいは不適切な表現等がございましたら、ぜひ、コメント欄にてご指摘いただけますと幸いです。